Cuando se programa una máquina, el programador usa algunos comandos primitivos particulares o instrucciones de la máquina, que generalmente se conocen como conjunto de instrucciones de una computadora.
Gráfica comparativa
| Bases para la comparación | RISC | CISC |
|---|---|---|
| Enfásis en | Software | Hardware |
| Incluye | Un solo reloj | Multi-reloj |
| Tamaño del conjunto de instrucciones | Pequeña | Grande |
| Formatos de instruccion | formato fijo (32 bits) | Formatos variables (16-64 bits cada instrucción). |
| Modos de direccionamiento utilizados | Limitado a 3-5 | 12-24 |
| Registros de propósito general utilizados | 32-192 | 8-24 |
| Inferencias de memoria | Registrarse para registrarse | Memoria a la memoria |
| Diseño de caché | Caché de datos divididos y caché de instrucciones. | Caché unificado para instrucciones y datos. |
| Velocidad de reloj | 50-150 MHz | 33-50 MHz |
| Ciclos por instrucción | Ciclo único para todas las instrucciones y un CPI promedio <1.5. | IPC entre 2 y 15. |
| Control de la CPU | Cableado sin memoria de control. | Microcodificado mediante memoria de control (ROM). |
Definición de RISC
Los conjuntos de instrucciones de computadoras con conjuntos de instrucciones reducidas (RISC) generalmente contienen menos de 100 instrucciones y utilizan un formato de instrucción fijo (32 bits). Utiliza pocos modos de direccionamiento simples. Se utilizan instrucciones basadas en registros, lo que significa que se emplea el registro para registrar el mecanismo. LOAD / STORE son las únicas instrucciones independientes para acceder a la memoria.
Para mejorar la velocidad de cambio de contexto, se utiliza un archivo de registro grande. La simplicidad de los conjuntos de instrucciones resultó en la implementación de procesadores completos en un solo chip VLSI. Los beneficios adicionales son una mayor velocidad de reloj, un CPI más bajo que gobierna altas clasificaciones de MIPS en los procesadores de RISC / superescalar disponibles.
Definición de CISC
Conjunto de instrucciones de conjunto de instrucciones complejas (CISC) contiene entre 120 y 350 instrucciones. Utiliza formatos variables de instrucción / datos, pero un pequeño conjunto de registros de propósito general, es decir, 8-24. El motivo de los grandes conjuntos de instrucciones es el uso de instrucciones de formato variable. Una gran cantidad de operaciones de referencia de memoria se ejecutan utilizando una enorme cantidad de modos de direccionamiento.
La arquitectura CISC emplea directamente las declaraciones HLL en hardware / firmware. La memoria caché unificada se utiliza en la arquitectura CISC tradicional, que contiene datos e instrucciones y utiliza la ruta común.
Diferencias clave entre RISC y CISC
- En RISC, el tamaño del conjunto de instrucciones es pequeño, mientras que en CISC el tamaño del conjunto de instrucciones es grande.
- RISC usa formato fijo (32 bits) y en su mayoría instrucciones basadas en registros, mientras que CISC usa rangos de formato variable de 16-64 bits por instrucción.
- RISC utiliza un solo reloj y un modo de direccionamiento limitado (es decir, 3-5). Por otro lado, CISC usa modos de direccionamiento de 12 a 24 relojes de varios tiempos.
- El número de registros de propósito general que utiliza RISC varía de 32 a 192. Por el contrario, la arquitectura CISC usa 8-24 GPR's.
- El mecanismo de memoria de registro a registro se utiliza en RISC con instrucciones independientes LOAD y STORE. En contraste, CISC utiliza un mecanismo de memoria a memoria para realizar operaciones, además, incorpora las instrucciones LOAD y STORE.
- RISC ha dividido los datos y el diseño de la memoria caché de instrucciones. Al contrario, CISC usa caché unificada para datos e instrucciones, aunque los diseños más recientes también usan cachés divididos.
- La mayoría del control de la CPU en RISC está cableado sin tener una memoria de control. A la inversa, CISC está microcodificado y usa memoria de control (ROM), pero el CISC moderno también usa control cableado.
Conclusión
Las instrucciones CISC son complejas y tienden a ser más lentas que RISC, pero utilizan menos ciclos con menos instrucciones.
